- Altera DE1-SoC
- 65 min
- Prasiswazah, pengenalan
- Bahasa Melayu
Logik digital pada DE1-SoC (4/6): pembilang dan daftar anjakan
Laksanakan pembilang dan daftar anjakan dalam Verilog, perhatikan corak LED berjujukan dan terangkan kemas kini berjam pada perkakasan.
- Menerangkan fungsi pembahagi jam dan menggunakannya untuk menjadikan tingkah laku 50 MHz kelihatan kepada mata dan kamera.
- Membina pembilang 4 bit dan membaca nilainya pada LED serta paparan tujuh segmen.
Includes student questions and response prompts.