Logik digital pada DE1-SoC (6/6): projek kemuncak FSM — mesin layan diri

Dalam Pelajaran 5, anda membina mesin keadaan terhingga yang keadaannya merupakan kedudukan abstrak dalam pengecam: lampu isyarat yang bergerak melalui hijau → kuning → merah dan pengesan jujukan 1011 yang mengingati setakat mana corak itu telah dilihat. Dalam projek kemuncak ini, keadaan mewakili sesuatu yang nyata dan fizikal: jumlah wang yang telah dimasukkan setakat ini. Anda akan membina pengawal mesin layan diri yang kecil, kemudian mengembangkannya satu ciri pada satu masa.

Ingat bahawa mesin keadaan terhingga mempunyai tiga bahagian: satu set keadaan, peraturan untuk keadaan seterusnya berdasarkan keadaan semasa dan input, serta output yang bergantung pada keadaan — dan dalam mesin Mealy, turut bergantung pada input. Kemahiran baharu dalam pelajaran ini ialah reka bentuk: mula-mula tentukan keadaan yang diperlukan dan lukis jadual peralihan; hanya selepas itu tulis Verilog.

Bagi mesin yang menerima syiling, pilihan yang semula jadi ialah menjadikan setiap keadaan mewakili satu aras kredit. Jika mesin menerima syiling 5 sen dan 10 sen serta mengeluarkan barang apabila kredit mencapai 15 sen, kreditnya boleh menjadi 0, 5, 10 atau 15 sen — empat keadaan. Kita namakan keadaan ini S0, S5, S10 dan S15. Memasukkan syiling membawa mesin ke keadaan kredit yang lebih tinggi; mencapai harga akan mengeluarkan barang dan mengembalikan mesin ke S0.

Isyarat papan adalah seperti biasa. Oleh sebab ini ialah reka bentuk berjujukan yang dipacu jam, modul ini mengisytiharkan jamnya sendiri: templat lalai leds_mirror.v tidak mempunyai jam, jadi kita menambah input CLOCK_50;. Seperti dalam Pelajaran 5, suis yang dinaikkan bernilai 1; KEY aktif rendah, jadi butang yang ditekan bernilai 0; LEDR aktif tinggi; dan HEX0–HEX5 ialah paparan tujuh segmen aktif rendah.

Ini ialah reka bentuk permulaan anda. Baca reka bentuk ini sebagai FSM dalam tiga blok yang kini sudah biasa: pembahagi jam supaya syiling boleh dimasukkan pada kadar yang sesuai untuk manusia; blok gabungan keadaan seterusnya dan output; serta daftar keadaan dipacu jam dengan set semula tak segerak aktif rendah. Lengkapkan penanda TODO_* sebelum menjalankan sintesis.

Keadaan. S0, S5, S10, S15 ialah empat aras kredit yang dikodkan sebagai nilai 2 bit, 0..3. Kredit semasa dalam sen diperoleh daripada keadaan dan ditunjukkan dalam dua cara: pada LEDR[3:0] sebagai nombor perduaan dalam sen dan pada HEX0 sebagai satu aksara, iaitu 0 untuk 0 sen, 5 untuk 5, A untuk 10 dan F untuk 15. Ini hanyalah digit perenambelasan bernilai 0, 5, 10 dan 15.

Peralihan — inilah jadual yang akan anda lukis dahulu semasa mereka bentuk:

Ringkasan peralihan:

- S0, 0 sen: syiling 5 sen -> S5; syiling 10 sen -> S10; tidak mengeluarkan barang.
- S5, 5 sen: syiling 5 sen -> S10; syiling 10 sen -> S15; tidak mengeluarkan barang.
- S10, 10 sen: syiling 5 sen -> S15; syiling 10 sen -> S0 dan keluarkan barang apabila mencapai 20 sen, tanpa baki dalam versi asas.
- S15, 15 sen: pada detik berikutnya -> S0 dan keluarkan barang, tanpa mengira input.

Dua butiran perlu diberi perhatian. Dalam S10, memasukkan syiling 10 sen mencapai 20 sen — melebihi harga 15 sen — jadi mesin mengeluarkan barang dan kembali ke S0, tetapi versi asas ini tidak memulangkan baki. Pusat pemeriksaan seterusnya membetulkannya. Selain itu, S15 ialah keadaan “keluarkan barang dan set semula”: pada detik berikutnya, ia mengaktifkan dispense dan kembali ke S0 tanpa mengira input. Oleh itu, apabila jumlah syiling tepat 15 sen, anda akan melihat kredit mencapai F; pada detik berikutnya, barang dikeluarkan.

Output pengeluaran barang disimpan. dispense ialah isyarat satu denyut. Seperti pengesan dalam Pelajaran 5, denyut tunggal mudah terlepas pada kamera jauh. Oleh itu, kita menyimpannya dalam dispense_latch, memacu LEDR[7] dengan nilai itu dan mengosongkannya hanya semasa set semula. Selepas barang dikeluarkan, LEDR[7] kekal menyala sehingga anda menekan KEY[0].

Memasukkan syiling — pemasaan. Pembahagi menggunakan DIV = 16,666,666, jadi slow_clk bertukar kira-kira setiap 0.33 s. Untuk memasukkan syiling, naikkan satu suis, tunggu satu detik jam perlahan, kira-kira satu pertiga saat, kemudian turunkannya kembali kepada 0. Membiarkan suis dinaikkan selama beberapa detik akan dikira sebagai beberapa syiling. Masukkan satu syiling pada satu-satu masa.

// Pelajaran 6 - Latihan 3-C: modul permulaan FSM mesin layan diri
// Lengkapkan peralihan kredit, simpanan pengeluaran barang dan logik output sebelum sintesis.
module leds_mirror(CLOCK_50, SW, KEY, LEDR, HEX0);
    input        CLOCK_50;
    input  [9:0] SW;
    input  [3:0] KEY;
    output [9:0] LEDR;
    output [6:0] HEX0;

    localparam S0 = 2'd0, S5 = 2'd1, S10 = 2'd2, S15 = 2'd3;
    localparam [24:0] DIV = 25'd16_666_666;
    reg [24:0] div;
    reg        slow_clk;
    always @(posedge CLOCK_50) begin
        if (!KEY[0]) begin div <= 0; slow_clk <= 0; end
        else if (div == DIV) begin div <= 0; slow_clk <= ~slow_clk; end
        else div <= div + 1'b1;
    end

    wire nickel = SW[0];
    wire dime   = SW[1];
    reg [1:0] state, next_state;
    reg       dispense_latch;

    always @(posedge slow_clk or negedge KEY[0]) begin
        if (!KEY[0]) begin
            state <= S0;
            dispense_latch <= 1'b0;
        end else begin
            state <= next_state;
            if (TODO_DISPENSE_CONDITION) dispense_latch <= 1'b1;
        end
    end

    always @(*) begin
        case (state)
            S0:  next_state = TODO_FROM_S0;
            S5:  next_state = TODO_FROM_S5;
            S10: next_state = TODO_FROM_S10;
            S15: next_state = TODO_FROM_S15;
            default: next_state = S0;
        endcase
    end

    assign LEDR[3:0] = TODO_CREDIT_LEDS;
    assign LEDR[6:4] = 3'b000;
    assign LEDR[7]   = TODO_DISPENSE_LED;
    assign LEDR[9:8] = 2'b00;
    assign HEX0      = TODO_CREDIT_HEX_PATTERN;
endmodule

Bina pengawal pada papan sebenar, masukkan syiling melalui dua laluan berbeza dan sahkan bahawa LED pengeluaran barang kekal menyala.

Muat naik bukti anda. Selepas tiga syiling 5 sen menyebabkan mesin mengeluarkan barang, ambil tangkapan skrin kamera dengan LEDR[7] menyala dan lampirkannya di bawah.

Pengembangan pertama anda membetulkan kes tidak adil yang baru dikenal pasti. Apabila mesin mencapai 20 sen — satu-satunya laluan bayaran berlebihan, iaitu S10 diikuti syiling 10 sen — mesin perlu menyalakan LED kedua, LEDR[6], yang bermaksud “pulangkan baki 5 sen”, di samping mengeluarkan barang pada LEDR[7]. Semua pengeluaran barang lain, tepat pada 15 sen, tidak memulangkan baki.

Ini ialah perubahan kecil dan tepat pada FSM. Anda memerlukan output tersimpan kedua, change_latch, yang memacu LEDR[6] dan ditetapkan apabila mesin mengeluarkan barang *melalui laluan 20 sen*. Cara paling kemas ialah menambah isyarat gabungan change di sebelah dispense, menegaskannya hanya dalam cabang S10 + syiling 10 sen, dan menyimpannya dengan cara yang sama seperti dispensed_latch.

Inilah tingkah laku yang dijangka selepas perubahan anda:

Tingkah laku pusat pemeriksaan yang dijangka:

- Tiga syiling 5 sen (5+5+5): kredit mencapai 15 sen; LEDR[7], pengeluaran barang = ya; LEDR[6], baki = tidak; kembali ke S0.
- Syiling 5 + syiling 10 sen (5+10): kredit mencapai 15 sen; LEDR[7], pengeluaran barang = ya; LEDR[6], baki = tidak; kembali ke S0.
- Syiling 10 + syiling 5 sen (10+5): kredit mencapai 15 sen; LEDR[7], pengeluaran barang = ya; LEDR[6], baki = tidak; kembali ke S0.
- Syiling 5 + syiling 5 + syiling 10 sen (5+5+10): kredit mencapai 20 sen; LEDR[7], pengeluaran barang = ya; LEDR[6], baki = ya; kembali ke S0.
- Dua syiling 10 sen (10+10): kredit mencapai 20 sen; LEDR[7], pengeluaran barang = ya; LEDR[6], baki = ya; kembali ke S0.

Laksanakan perubahan itu, kemudian sahkan pada papan bahawa LEDR[6] menyala hanya pada laluan 20 sen dan tidak pernah menyala pada laluan tepat 15 sen.

Muat naik bukti anda. Pada laluan 20 sen, contohnya dua syiling 5 sen diikuti satu syiling 10 sen, ambil tangkapan skrin kamera yang menunjukkan kedua-dua LEDR[7], pengeluaran barang, dan LEDR[6], baki, menyala, kemudian lampirkannya di bawah.

Tangkap kod makmal anda. Simpan leds_mirror.v yang telah diubah suai dalam makmal, kemudian gunakan kawalan bukti kod di bawah untuk menyerahkan versi pusat pemeriksaan 3-C1 dengan pemulangan baki. Jika guru meminta rajah keadaan, serahkannya secara berasingan.

Pusat pemeriksaan bonus ini menjadikan mesin menjual dua barangan: minuman ringan berharga 15 sen, dipilih dengan SW[2], dan kopi berharga 20 sen, dipilih dengan SW[3]. Mesin mesti mengeluarkan barang hanya apabila kredit mencapai harga barangan yang dipilih — bagi minuman ringan, barang dikeluarkan pada 15 sen; bagi kopi, mesin menunggu hingga 20 sen.

Idea pentingnya ialah perubahan ini memperbesar ruang keadaan. Mesin tidak lagi boleh diterangkan melalui kredit sahaja kerana tingkah lakunya pada, misalnya, 15 sen kini bergantung pada *barangan yang dipilih*: keluarkan minuman ringan, tetapi terus menunggu untuk kopi. Mesin perlu mengingati kedua-dua kredit dan pilihan. Gabungkan kedua-duanya — contohnya satu keadaan ialah pasangan *(barangan dipilih, aras kredit)* — kemudian tentukan gabungan yang benar-benar boleh berlaku dan tindakan bagi setiap gabungan.

Lukis dahulu rajah keadaan yang diperbesar, tentukan bilangan keadaan yang benar-benar diperlukan, kemudian laksanakannya. Tiada satu pengekodan yang “betul”, tetapi terdapat bilangan minimum keadaan berbeza yang diperlukan oleh tingkah laku tersebut dan, daripada itu, bilangan minimum flip-flop.

(Bonus) Serahkan reka bentuk anda. Lampirkan rajah keadaan yang diperbesar untuk mesin dua barangan dan tampal Verilog yang diubah suai, atau lampirkan kod sebagai fail .txt.

Mesin asas menunjukkan kredit sebagai satu aksara perenambelasan, 0, 5, A atau F. Cara ini ringkas, tetapi bukan cara mesin sebenar memaparkan wang. Pusat pemeriksaan bonus ini menunjukkan kredit sebagai nombor perpuluhan dua digit pada HEX1:HEX0 — 00, 05, 10, 15 dan, dengan laluan 3-C1 / 3-C2, 20. HEX0 menunjukkan digit sa dan HEX1 menunjukkan digit puluh.

Ini menggunakan semula idea penyahkod tujuh segmen daripada Pelajaran 2: fungsi seg yang memetakan satu digit perpuluhan 0..9 kepada pola segmen aktif rendah {g,f,e,d,c,b,a}. Pisahkan kredit kepada digit puluh dan sa, nyahkod setiap satu, kemudian pacu HEX1 dan HEX0. Ingat untuk menambah output [6:0] HEX1; pada senarai port modul — templat lalai hanya menyediakan HEX0, jadi HEX1 mesti diisytiharkan, sama seperti yang anda lakukan untuk penyahkod dua digit dalam Pelajaran 2.

Anda hanya memerlukan fungsi perpuluhan seg, dalam bentuk yang sama seperti Pelajaran 2, serta pemisahan nilai kredit yang benar-benar digunakan, iaitu 0, 5, 10, 15 dan 20:

output [6:0] HEX1;                 // tambah pada senarai port (digit puluh)
// ...
function [6:0] seg;                // digit perpuluhan 0..9 -> segmen aktif rendah
    input [3:0] d;
    case (d)
        4'd0: seg = 7'b1000000;
        4'd1: seg = TODO_SEGMENT_PATTERN_1;
        4'd2: seg = TODO_SEGMENT_PATTERN_2;
        // Teruskan 3..9, kemudian padam paparan bagi default.
        default: seg = 7'b1111111;
    endcase
endfunction

wire [4:0] price  = 5'd15;
wire [4:0] credit = TODO_CURRENT_CREDIT_VALUE;
wire [4:0] change = TODO_CHANGE_VALUE;
wire [3:0] tens   = TODO_TENS_DIGIT;
wire [3:0] ones   = TODO_ONES_DIGIT;
assign HEX0 = seg(ones);
assign HEX1 = seg(tens);

(Bonus) Muat naik bukti anda. Ambil tangkapan skrin kamera yang menunjukkan kredit perpuluhan dua digit pada HEX1:HEX0, contohnya 10 atau 15, kemudian lampirkannya di bawah.

Kini anda telah membina pada perkakasan sebenar satu laluan lengkap melalui logik digital:

- Get logik (Pelajaran 1): AND, OR, NOT, NAND, NOR dan XOR — unsur asas setiap litar — serta idea bahawa Verilog *menerangkan perkakasan*, bukannya berjalan seperti atur cara.
- Reka bentuk gabungan dan peminimuman (Pelajaran 2): jadual kebenaran, hasil tambah sebutan darab, hasil darab sebutan tambah, peta Karnaugh dan pemultipleks — menukarkan spesifikasi kepada litar *paling ringkas* yang memenuhinya.
- Ingatan (Pelajaran 3): flip-flop dan daftar muatan selari — saat litar memperoleh keupayaan untuk *mengingati*.
- Pembilang dan daftar anjak (Pelajaran 4): blok berjujukan yang dipacu melalui pembahagi jam, bersama disiplin menyemak bahawa pemalar muat dalam daftar dan susunan bit sepadan dengan perkara yang anda lihat.
- Mesin keadaan terhingga (Pelajaran 5): mesin Moore dan Mealy — lampu isyarat dan pengesan jujukan — yang bertindak berdasarkan keadaan yang diingati.
- Projek kemuncak FSM (pelajaran ini): pengawal mesin layan diri yang anda *reka bentuk* daripada jadual peralihan, kemudian *kembangkan* — pemulangan baki, pemilihan barangan dan paparan perpuluhan — sambil menaakul bilangan keadaan dan flip-flop.

Itulah teras kursus pengenalan logik digital, dan anda menjalankan setiap bahagiannya pada FPGA sebenar.

Arah seterusnya. Berikut beberapa arah pilihan jika anda mahu meneruskan:

- Pemasaan — setup dan hold. Flip-flop sebenar memerlukan inputnya stabil dalam tetingkap masa yang singkat di sekitar pinggir jam. Mematuhi masa *setup* dan *hold* membolehkan reka bentuk berjalan pada frekuensi jam sasaran dan membuka jalan kepada analisis pemasaan statik.
- Aritmetik dan ALU. Gabungkan penambah, pembanding dan logik menjadi unit aritmetik-logik, iaitu teras pengiraan sesebuah pemproses.
- Saluran paip. Bahagikan laluan gabungan yang panjang kepada peringkat berjam untuk meningkatkan daya pemprosesan, satu teknik utama dalam perkakasan pantas.
- HDL lain dan simulasi. SystemVerilog dan VHDL melanjutkan perkara yang telah anda pelajari; *simulasi*, dengan bangku uji dan bentuk gelombang, membolehkan reka bentuk disahkan sebelum digunakan pada papan.

Bacaan lanjut pilihan. Kursus percuma [FPGA Academy](https://fpgacademy.org/courses.html) membincangkan keluarga DE1-SoC yang sama dengan mendalam, dan Harris & Harris, *Digital Design and Computer Architecture*, bab 1–3, ialah teks yang sangat baik untuk bahan daripada get logik hingga FSM yang baru anda pelajari. Kedua-duanya tidak diwajibkan — rujuk jika anda mahu meneroka lebih lanjut.