- Altera DE1-SoC
- 45 min
- Prasiswazah peringkat pengenalan
- Bahasa Melayu
Logik digital pada DE1-SoC dengan VHDL (5/6): mesin keadaan terhingga
Bina dan ubah suai FSM Moore untuk lampu isyarat pada DE1-SoC, dengan sambungan pilihan pengesan Mealy.
- Menerangkan mesin keadaan terhingga dari segi keadaan, peralihan dan output.
- Menerangkan sebab pengawal lampu isyarat ialah mesin Moore dan mengenal pengesan Mealy sebagai sambungan pilihan.
Mengandungi soalan dan ruangan jawapan untuk pelajar.