- Altera DE1-SoC
- 45 min
- Secundaria (16–18 años)
- Español
Lógica digital en la DE1-SoC con VHDL (5/6): máquinas de estados finitos
El alumnado construye y modifica una FSM Moore de semáforo en la DE1-SoC, con un detector Mealy opcional.
- Explicar qué es una máquina de estados finitos en términos de estados, transiciones y salidas.
- Explicar por qué el semáforo es una máquina Moore y reconocer un detector Mealy como extensión opcional.
Incluye preguntas y campos de respuesta para el alumnado.