Lección Teach
Nios V en la DE1-SoC (1/5): primera ejecución
El alumnado abre la entrada de carga Nios V Upload (.elf) for DE1-SoC, ejecuta el programa precompilado hello.elf y registra como evidencia la línea Hello from Nios V del terminal JTAG UART de la placa real.
¿Primera vez que activas Teach? Puedes realizar una sesión de clase sin costo. El alumnado entra con un código de clase.
¿Primera vez en LabsLand? Crea tu cuenta de docente
Resultados de aprendizaje
Ejecutar un ELF precompilado en el sistema Nios V fijo de la DE1-SoC.
Identificar Nios V como una CPU soft-core RISC-V implementada dentro de la FPGA.
Distinguir la imagen fija del sistema FPGA del programa ELF precompilado que el estudiante selecciona y carga.
Usar el terminal JTAG UART como salida observable del programa.
Vista previa de la actividad del estudiante
Contenido de la actividad
Solo vista previa. En una sesión de clase, los estudiantes pueden completar respuestas y entregar su trabajo al docente.
Sistema FPGA fijo y programa cargado
8 min
Objetivo de esta primera ejecución: demostrar que un programa conocido puede ejecutarse en un procesador Nios V real dentro de la FPGA de la DE1-SoC y aprender qué partes del sistema están fijadas antes de empezar a editar código en las lecciones siguientes.
Una FPGA es un chip reconfigurable: su lógica interna puede configurarse para comportarse como un sistema digital. En este laboratorio, la FPGA de la DE1-SoC ya está configurada con el sistema FPGAcademy DE1-SoC Computer with Nios V. En este taller no cargarás una imagen de hardware .sof personalizada.
RISC-V es una arquitectura del conjunto de instrucciones: especifica las instrucciones, los registros y el modelo básico de ejecución que entiende un procesador compatible. Nios V es la implementación soft-core de Intel de un procesador RISC-V en una FPGA. Soft-core significa que la CPU se implementa mediante la lógica configurable de la FPGA, en lugar de ser un núcleo de procesador dedicado y fijo en silicio.
En esta lección controlas el programa seleccionado: un archivo ELF precompilado para Nios V. El archivo .sof contiene los datos de configuración que implementan en la FPGA la CPU, la memoria y los periféricos mapeados en memoria. El .elf contiene las instrucciones que ejecuta la CPU Nios V y los datos que utiliza dentro de ese sistema de hardware ya configurado.
No editarás código fuente en esta primera lección. La edición empieza en la lección 2. Aquí debes relacionar el archivo que cargas con la evidencia que observas: el terminal JTAG UART debe mostrar el mensaje del programa.
El archivo hello.elf precompilado procede de un programa pequeño como este:
#include <stdio.h>
int main(void) {
printf("Hello from Nios V\n");
while (1) {
}
}Referencias útiles:
- Procesador Intel Nios V
- Descripción general de FPGA y procesadores empotrados de Intel
- FPGAcademy DE1-SoC Computer with Nios V
- RISC-V International: historia de RISC-V
No es necesario que leas todas estas referencias antes de continuar. Para esta primera lección basta con las explicaciones anteriores. Los enlaces te permiten comprobar cómo encajan Nios V, RISC-V y el sistema DE1-SoC de FPGAcademy en el ecosistema general.
La imagen de hardware .sof fija se prepara en el servidor. En esta primera lección selecciona hello.elf, pulsa Verify program, pulsa Enviar a la FPGA y comprueba la línea Hello from Nios V en JTAG UART. La cámara puede aportar contexto de la sesión, pero no sustituye esa evidencia requerida.
Explica con tus propias palabras la diferencia entre la imagen fija del sistema .sof y el programa .elf; indica cuál prepara el servidor y cuál seleccionas y cargas tú.
El programa no mueve motores ni dibuja gráficos. ¿Qué salida debes buscar para saber que hello.elf se ha ejecutado?
Ejecutar hello.elf
12 min
Abre el laboratorio de carga de Nios V y usa el programa hello.elf ya disponible. Esta entrada, destinada solo a cargar archivos, permite seleccionar y ejecutar un ELF, pero no muestra ni permite editar su código fuente.
Abre
Nios V Upload (.elf) for DE1-SoC, la entrada destinada solo a cargar archivos.Selecciona
hello.elfcomo programa Nios V si aún no está seleccionado.Haz clic en
Verify program.Haz clic en
Enviar a la FPGA.Espera a que se abra la sesión con la placa y la consola JTAG UART.
Busca al menos una línea
Hello from Nios Ven la consola.
Después de ejecutar hello.elf, anota el archivo seleccionado, el texto exacto que viste en la consola, si se abrió la sesión con la placa y cualquier retraso o problema.
| ELF seleccionado | Texto observado en la consola | ¿Se abrió la sesión con la placa? | Problema o retraso observado |
|---|---|---|---|
Anota la línea exacta de la consola JTAG UART que demuestra que el ELF se ejecutó. La línea esperada es Hello from Nios V. Si la línea aparece varias veces, indícalo también; puede ocurrir al reconectar el terminal o volver a ejecutar el programa.
Mapa del flujo de trabajo
10 min
El flujo de carga consta de varios pasos. Cada uno tiene una finalidad.
¿Qué secuencia describe mejor lo sucedido?
Esta entrada permite verificar, cargar y ejecutar un ELF precompilado, además de observar el terminal y la sesión con la placa. ¿Qué tipo de depuración no forma parte del flujo actual?
Actividad de cierre
5 min
Resume en tres frases el flujo del laboratorio: qué sistema de hardware utilizaste, qué archivo ejecutaste y cómo observaste el resultado.
Convierte esta vista previa en una sesión de clase real
Activa LabsLand Teach para usar esta lección con tus estudiantes. La primera vez que actives Teach, podrás realizar una sesión de clase sin costo.
¿Primera vez en LabsLand? Crea tu cuenta de docente