Lições do LabsLand Teach

• Altera DE1-SoC
• 50 min
• Ensino médio técnico, formação profissional inicial ou primeiros cursos técnicos
• Português (Brasil)

Lógica digital na DE1-SoC (1/6): suas primeiras portas em hardware real

Escreva portas lógicas em Verilog, sintetize e envie o projeto para uma DE1-SoC real e verifique a tabela-verdade com chaves e LEDs físicos.

• Explicar que Verilog descreve hardware, e não um programa executado linha por linha.
• Usar o fluxo de trabalho da DE1-SoC no LabsLand: editar, sintetizar, enviar e observar.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 70 min
• Graduação, introdutório
• Português (Brasil)

Lógica digital na DE1-SoC (2/6): tabelas-verdade, SOP/POS, mapas de Karnaugh e um multiplexador

Relacione tabelas-verdade, formas booleanas, mapas de Karnaugh e multiplexadores e teste lógica combinacional minimizada na DE1-SoC.

• Obter as formas soma de produtos (SOP) e produto de somas (POS) a partir de uma tabela-verdade.
• Minimizar uma função booleana com um mapa de Karnaugh e extrair a expressão simplificada.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 55 min
• Graduação, introdutório
• Português (Brasil)

Lógica digital na DE1-SoC (3/6): memória — flip-flops e registradores

Construa flip-flops D e registradores em Verilog, teste o comportamento de clock e reset e diferencie lógica combinacional de estado armazenado.

• Explicar por que a lógica sequencial precisa de memória e a lógica combinacional não.
• Descrever um flip-flop D como amostragem e retenção na borda do clock, com reset síncrono.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 65 min
• Graduação, introdutório
• Português (Brasil)

Lógica digital na DE1-SoC (4/6): contadores e registradores de deslocamento

Implemente contadores e registradores de deslocamento em Verilog, observe padrões sequenciais nos LEDs e explique atualizações acionadas por clock no hardware.

• Explicar o que faz um divisor de clock e usá-lo para tornar o comportamento a 50 MHz visível aos olhos e à câmera.
• Construir um contador de 4 bits e ler seu valor nos LEDs e em um display de sete segmentos.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 70 min
• Graduação, introdutório
• Português (Brasil)

Lógica digital na DE1-SoC (5/6): máquinas de estados finitos

Projete uma máquina de estados finitos para controlar saídas como um semáforo, sintetize-a e verifique as transições de estado na DE1-SoC.

• Explicar uma máquina de estados finitos em termos de estados, transições e saídas.
• Distinguir máquinas de Moore, cujas saídas dependem do estado, de máquinas de Mealy, cujas saídas dependem do estado e das entradas.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 75 min
• Graduação introdutória
• Português (Brasil)

Lógica digital na DE1-SoC (6/6): projeto final de FSM — máquina de venda automática

Projete, sintetize e amplie uma FSM de máquina de venda automática na DE1-SoC, testando moedas, reset, liberação, troco e crédito nos displays.

• Projetar e ampliar uma máquina de estados finitos não trivial em hardware real.
• Construir um controlador de máquina de venda cujo estado represente o crédito acumulado.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 50 min
• Graduação introdutória
• Português (Brasil)

Lógica digital na DE1-SoC com VHDL (1/6): suas primeiras portas em hardware real

Escreva portas lógicas em VHDL, sintetize e envie o projeto para uma DE1-SoC real e verifique a tabela-verdade com chaves e LEDs físicos.

• Explicar que VHDL descreve hardware, e não um programa executado passo a passo.
• Usar o fluxo VHDL da DE1-SoC no LabsLand: editar, sintetizar, enviar e observar.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 45 min
• Graduação, introdutório
• Português (Brasil)

Lógica digital na DE1-SoC com VHDL (2/6): tabelas-verdade, SOP, mapas de Karnaugh e extensões opcionais

Implemente em VHDL uma função booleana como SOP canônica, minimize-a com um mapa de Karnaugh e, se houver tempo, experimente extensões POS, MUX e display de 7 segmentos.

• Obter uma soma de produtos (SOP) canônica a partir de uma tabela-verdade.
• Minimizar uma função booleana com um mapa de Karnaugh e interpretar a expressão simplificada.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 55 min
• Graduação, introdutório
• Português (Brasil)

Lógica digital na DE1-SoC com VHDL (3/6): memória — flip-flops e registradores

Use processos VHDL sincronizados para construir um flip-flop D e um registrador de 8 bits e comprovar o comportamento de memória no hardware real.

• Explicar por que a lógica sequencial precisa de memória, ao contrário da lógica combinacional.
• Descrever o flip-flop D como amostragem e retenção na borda de clock, com reset síncrono.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 40 min
• Graduação, introdutório
• Português (Brasil)

Lógica digital na DE1-SoC com VHDL (4/6): contadores e registradores de deslocamento opcionais

Construa em VHDL um contador com divisor de clock e, se houver tempo, explore extensões opcionais com BCD e registradores de deslocamento.

• Explicar a função de um divisor de clock e usá-lo para tornar visível o comportamento de 50 MHz.
• Construir um contador de 4 bits e ler seu valor nos LEDs e em um display de sete segmentos.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 45 min
• Graduação introdutória
• Português (Brasil)

Lógica digital na DE1-SoC com VHDL (5/6): máquinas de estados finitos

Construa e modifique uma FSM de Moore para um semáforo na DE1-SoC, com uma extensão opcional de detector Mealy.

• Explicar uma máquina de estados finitos em termos de estados, transições e saídas.
• Explicar por que o controlador de semáforo é uma máquina de Moore e reconhecer um detector de Mealy como extensão opcional.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula

• Altera DE1-SoC
• 45 min
• Graduação introdutória
• Português (Brasil)

Lógica digital na DE1-SoC com VHDL (6/6): projeto final de FSM — máquina de venda automática

Construa uma FSM VHDL de máquina de venda automática, teste os caminhos de crédito no hardware e, se houver tempo, experimente checkpoints opcionais.

• Executar e explicar uma máquina de estados finitos não trivial em hardware real.
• Construir um controlador de máquina de venda cujo estado represente o crédito acumulado.

Inclui perguntas e campos de resposta para os estudantes.

Visualizar lição Entrar para criar uma sessão de aula