Lógica digital na DE1-SoC com VHDL (1/6): suas primeiras portas em hardware real

A maioria dos programas que você conhece é executada em um processador: as instruções são realizadas uma após a outra. Neste curso, você fará algo diferente. Você vai descrever um circuito digital em uma linguagem chamada VHDL, e um chip real será configurado para se tornar esse circuito. Não há um processador executando suas linhas uma por uma: sua descrição se transforma em fios e portas reais que funcionam ao mesmo tempo.

O chip é uma FPGA (*Field-Programmable Gate Array*): um circuito integrado que contém uma grande malha de blocos lógicos cujas conexões podem ser reconfiguradas. A placa é uma Terasic DE1-SoC com uma FPGA Cyclone V da Intel/Altera, usada em muitos cursos universitários de projeto digital. Você acessa uma placa real pelo navegador com o LabsLand: um servidor executa o Intel Quartus para transformar seu VHDL em um arquivo de configuração, programa a placa física e transmite uma câmera ao vivo para que você veja os LEDs reais responderem.

Partes da placa que você usará neste curso:

- SW(9 downto 0) — 10 chaves deslizantes que você controla na tela. Uma chave para cima representa o nível lógico 1.
- KEY(3 downto 0) — 4 botões. Eles são ativos em nível baixo: um botão é lido como 0 quando pressionado e como 1 quando solto.
- CLOCK_50 — um sinal de clock de 50 MHz, usado a partir da Lição 3.
- LEDR(9 downto 0) — 10 LEDs vermelhos, com LEDR0 na extremidade direita da fileira e LEDR9 na esquerda. Eles são ativos em nível alto: um LED acende quando recebe 1.
- HEX0–HEX5 — seis displays de 7 segmentos. Eles são ativos em nível baixo: um segmento acende quando recebe 0.

O fluxo de trabalho será o mesmo em todas as lições: o editor VHDL do LabsLand abre com um arquivo, blink.vhd, que contém uma entidade de nível superior chamada blink. Você vai substituir todo o conteúdo desse arquivo pelo projeto do exercício, mantendo sempre o nome da entidade como blink. Depois, clique em Sintetizar (Synthesize), espere o processo terminar, clique em Enviar para a FPGA (Upload to FPGA) e use as chaves na tela enquanto observa a câmera. Se um tour guiado ou uma janela de ajuda cobrir os botões do editor, feche ou pule o tour antes de continuar.

Uma porta lógica recebe uma ou mais entradas binárias e produz uma saída binária. Seis portas abrangem quase tudo o que você usará neste curso. Com as entradas A e B:

Tabela-verdade para A, B:

- A=0, B=0 -> AND 0, OR 0, NOT A 1, NAND 1, NOR 1, XOR 0
- A=0, B=1 -> AND 0, OR 1, NOT A 1, NAND 1, NOR 0, XOR 1
- A=1, B=0 -> AND 0, OR 1, NOT A 0, NAND 1, NOR 0, XOR 1
- A=1, B=1 -> AND 1, OR 1, NOT A 0, NAND 0, NOR 0, XOR 0

Em VHDL, essas portas usam os operadores lógicos and, or, not e xor. O projeto abaixo conecta a chave SW(0) a A, a chave SW(1) a B e envia o resultado de cada porta a um LED. Uma atribuição concorrente de sinal, como LEDR(0) <= A and B;, significa que a saída acompanha continuamente essa expressão, como um fio ligado às portas.

-- Modelo inicial do estudante: complete as linhas TODO antes de sintetizar.
-- Licao 1 - portas basicas. Substitua TODO o conteudo de blink.vhd por este projeto.
library ieee;
use ieee.std_logic_1164.all;

entity blink is
    port (
        SW   : in  std_logic_vector(9 downto 0);  -- SW(0)=A, SW(1)=B
        LEDR : out std_logic_vector(9 downto 0)
    );
end entity blink;

architecture rtl of blink is
    signal A, B : std_logic;
begin
    A <= SW(0);
    B <= SW(1);

    LEDR(0) <= TODO_AND;          -- TODO: expressao para AND
    LEDR(1) <= TODO_OR;           -- TODO: expressao para OR
    LEDR(2) <= TODO_NOT_A;        -- TODO: expressao para NOT A
    LEDR(3) <= TODO_NAND;         -- TODO: expressao para NAND
    LEDR(4) <= TODO_NOR;          -- TODO: expressao para NOR
    LEDR(5) <= TODO_XOR;          -- TODO: expressao para XOR
    LEDR(9 downto 6) <= (others => '0');  -- LEDs nao usados apagados
end architecture rtl;

Antes de executá-lo, determine o padrão inicial dos LEDs por conta própria. Com as duas chaves para baixo, A=0 e B=0. Encontre essa linha na tabela-verdade acima e decida, para cada uma das seis portas, se sua saída será 1. No próximo passo, você comparará sua previsão com a placa real.

Agora construa o circuito na placa real e confira-o com a tabela-verdade.

Envie sua evidência. Faça uma captura da câmera com as duas chaves para cima (SW = 11): LEDR0 (AND) e LEDR1 (OR) devem estar acesos, e os demais, apagados. Anexe a imagem no campo abaixo.